2312683 – Design digitaler Schaltkreise

Thema dieser Vorlesung ist das digitale Chipdesign. In den Vorlesungen werden die folgenden Themen behandelt: Schaltungsdesign mit der Hardware-Beschreibungssprache Verilog. Kombinatorische und sequenzielle CMOS-Digitalschaltungen. Digitaler Sender/Empfänger (Transceiver), Oszillatoren, PLL, flüchtige und nichtflüchtige integrierte Speicherzellen. In den Übungen wird das Digitaldesign mit der Softwaretools von Cadence gemacht. Die Schaltungen werden mit Verilog-Sprache entworfen und simuliert. Mithilfe des Synthese-Tools wird eine Netzliste erzeugt und mit dem Place & Route Tool das Layout eines Chips generiert. Im Sommersemester 2021 werden die Vorlesungen als zoom Meetings stattfinden. Die Vorlesungsskripten in deutscher und englischer Sprache werden wir vorbereiten, sowie die Folien hochladen. Die Folien und Skripten aus SS2020 sind schon online. Die Übungen werden in zwei Gruppen stattfinden, diesen Gruppen kann man im ILIAS Bereich der Vorlesung beitreten. Wir werden einen Remote-Zugang zu unserem Server ermöglichen, so dass die Übungen an eigenem Computer gemacht werden können. Der Tutor wird in der Übungszeit (z.B. Donnerstags von 14:00 bis 18:00 Uhr) per Video-Chat für die Fragen zur Verfügung stehen. Die Übungen werden erst in Mai anfangen. Bei Interesse treten Sie bitte dem ILIAS Kurs bei. Die erste Vorlesung wird am 13. 04. um 12:00 per Zoom stattfinden. Ich werde Ihnen den Link per Email schicken (deshalb ist eine Anmeldung im ILIAS vor 13. 04. wichtig). Falls jemand den Link bis zur Vorlesung noch nicht bekommen hat, schreiben Sie mir bitte auf ivan.peric at kit.edu. Wenn Sie Fragen zu den Übungen haben, können Sie auch an richard.leys at kit.edu schreiben.

Zusammenfassung

Thema dieser Vorlesung ist das digitale Chipdesign. In den Vorlesungen werden die folgenden Themen behandelt: Schaltungsdesign mit der Hardware-Beschreibungssprache Verilog. Kombinatorische und sequenzielle CMOS-Digitalschaltungen. Digitaler Sender/Empfänger (Transceiver), Oszillatoren, PLL, flüchtige und nichtflüchtige integrierte Speicherzellen. In den Übungen wird das Digitaldesign mit der Softwaretools von Cadence gemacht. Die Schaltungen werden mit Verilog-Sprache entworfen und simuliert. Mithilfe des Synthese-Tools wird eine Netzliste erzeugt und mit dem Place & Route Tool das Layout eines Chips generiert.

Im Sommersemester 2021 werden die Vorlesungen als zoom Meetings stattfinden.
Die Vorlesungsskripten in deutscher und englischer Sprache werden wir vorbereiten, sowie die Folien hochladen. Die Folien und Skripten aus SS2020 sind schon online.
Die Übungen werden in zwei Gruppen stattfinden, diesen Gruppen kann man im ILIAS Bereich der Vorlesung beitreten. Wir werden einen Remote-Zugang zu unserem Server ermöglichen, so dass die Übungen an eigenem Computer gemacht werden können. Der Tutor wird in der Übungszeit (z.B. Donnerstags von 14:00 bis 18:00 Uhr) per Video-Chat für die Fragen zur Verfügung stehen. Die Übungen werden erst in Mai anfangen.
Bei Interesse treten Sie bitte dem ILIAS Kurs bei.
Die erste Vorlesung wird am 13. 04. um 12:00 per Zoom stattfinden. Ich werde Ihnen den Link per Email schicken (deshalb ist eine Anmeldung im ILIAS vor 13. 04. wichtig). Falls jemand den Link bis zur Vorlesung noch nicht bekommen hat, schreiben Sie mir bitte auf ivan.peric at kit.edu. Wenn Sie Fragen zu den Übungen haben, können Sie auch an richard.leys at kit.edu schreiben.

Allgemein

Sprache
Deutsch
Copyright
This work has all rights reserved by the owner.

Verfügbarkeit

Zugriff
Unbegrenzt – wenn online geschaltet
Aufnahmeverfahren
Sie können diesem Kurs direkt beitreten.
Zeitraum für Beitritte
Unbegrenzt

Für Kursadministratoren freigegebene Daten

Daten des Persönlichen Profils
Anmeldename
Vorname
Nachname
E-Mail
Matrikelnummer

Zusätzliche Informationen

Objekt-ID
1997016