Störungshinweis: aktuell sind die Plugins (Opencast und H5P) leider nicht nutzbar. An einer Problemlösung wird unter Hochdruck gearbeitet!

2312683 – Design digitaler Schaltkreise

Thema dieser Vorlesung ist das digitale Chipdesign. In den Vorlesungen werden die folgenden Themen behandelt: Schaltungsdesign mit der Hardware-Beschreibungssprache Verilog. Kombinatorische und sequenzielle CMOS-Digitalschaltungen. Digitaler Sender/Empfänger (Transceiver), Oszillatoren, PLL, flüchtige und nichtflüchtige integrierte Speicherzellen. In den Übungen wird das Digitaldesign mit der Softwaretools von Cadence gemacht. Die Schaltungen werden mit Verilog-Sprache entworfen und simuliert. Mithilfe des Synthese-Tools wird eine Netzliste erzeugt und mit dem Place & Route Tool das Layout eines Chips generiert. Im Sommersemester 2022 werden die Vorlesungen sowohl in Präsenz als auch als zoom Meetings stattfinden. Die Vorlesungsskripten in deutscher und englischer Sprache werden wir vorbereiten, sowie die Folien hochladen. Die Folien und Skripten aus SS2021 sind schon online. Die Übungen werden in Gruppen stattfinden, diesen Gruppen kann man im ILIAS Bereich der Vorlesung beitreten. NEU: Falls Sie lieber die Übungen remote machen würden treten Sie bitte der Gruppe "Übungsgruppe Online" bei. Die Übungen werden erst in Mai anfangen. Bei Interesse treten Sie bitte dem ILIAS Kurs bei. Die erste Vorlesung wird am 19. 04. um 11:30 stattfinden. Wir werden Ihnen den Link per Email schicken (deshalb ist eine Anmeldung im ILIAS einige Tage vor der ersten Vorlesung wichtig). Wenn Sie Fragen zu den Vorlesungen und Übungen haben, können Sie an ivan.peric at kit.edu. und richard.leys at kit.edu schreiben.

Zusammenfassung

Thema dieser Vorlesung ist das digitale Chipdesign. In den Vorlesungen werden die folgenden Themen behandelt: Schaltungsdesign mit der Hardware-Beschreibungssprache Verilog. Kombinatorische und sequenzielle CMOS-Digitalschaltungen. Digitaler Sender/Empfänger (Transceiver), Oszillatoren, PLL, flüchtige und nichtflüchtige integrierte Speicherzellen. In den Übungen wird das Digitaldesign mit der Softwaretools von Cadence gemacht. Die Schaltungen werden mit Verilog-Sprache entworfen und simuliert. Mithilfe des Synthese-Tools wird eine Netzliste erzeugt und mit dem Place & Route Tool das Layout eines Chips generiert.

Im Sommersemester 2022 werden die Vorlesungen sowohl in Präsenz als auch als zoom Meetings stattfinden. Die Vorlesungsskripten in deutscher und englischer Sprache werden wir vorbereiten, sowie die Folien hochladen. Die Folien und Skripten aus SS2021 sind schon online.

Die Übungen werden in Gruppen stattfinden, diesen Gruppen kann man im ILIAS Bereich der Vorlesung beitreten.
NEU: Falls Sie lieber die Übungen remote machen würden treten Sie bitte der Gruppe "Übungsgruppe Online" bei.

Die Übungen werden erst in Mai anfangen. Bei Interesse treten Sie bitte dem ILIAS Kurs bei. Die erste Vorlesung wird am 19. 04. um 11:30 stattfinden. Wir werden Ihnen den Link per Email schicken (deshalb ist eine Anmeldung im ILIAS einige Tage vor der ersten Vorlesung wichtig). Wenn Sie Fragen zu den Vorlesungen und Übungen haben, können Sie an ivan.peric at kit.edu. und richard.leys at kit.edu schreiben.

Allgemein

Sprache
Deutsch
Copyright
This work has all rights reserved by the owner.

Verfügbarkeit

Zugriff
Unbegrenzt – wenn online geschaltet
Aufnahmeverfahren
Sie können diesem Kurs direkt beitreten.
Zeitraum für Beitritte
Unbegrenzt

Für Kursadministratoren freigegebene Daten

Daten des Persönlichen Profils
Anmeldename
Vorname
Nachname
E-Mail
Matrikelnummer

Zusätzliche Informationen

Objekt-ID
2423313

Bisher wurde noch kein Kommentar abgegeben.